How big is 트랜지스터 게이트?
18 나노미터!
트랜지스터 게이트는 소스와 드레인이라는 두 부분 사이에서 전자의 흐름을 제어해 트랜지스터를 켜고 끄는 부분이다. "5나노미터"라고 불리는 세대의 칩에서 각 게이트의 길이는 소스에서 드레인까지의 경로를 따라 쟀을 때 18~20나노미터이다. 1나노미터는 10억분의 1미터이다. 그러나 이 이름은 게이트를 잰 값이 아니다.
게이트의 길이는 트랜지스터의 소스와 드레인 사이의 간격이며, 게이트는 그 간격 위에 놓인다. 과거에는 게이트가 짧을수록 트랜지스터가 더 빠르게 켜지고 꺼졌다. 칩 제조사들은 세대의 이름을 붙이는 방식에 합의하지 못했다. 공학 단체 IEEE가 발간하는 국제 소자 및 시스템 로드맵(IRDS)은 업계 전체의 전형적인 치수를 전망한다.
IRDS는 2020년부터 생산에 들어간 "5나노미터" 세대에서 게이트 길이를 가장 빠른 회로에서는 18나노미터, 가장 촘촘하게 집적한 회로에서는 20나노미터로 제시한다. 이웃한 게이트는 48나노미터 떨어져 있다. 트랜지스터는 너비 7나노미터, 높이 50나노미터의 얇은 실리콘 핀 위에 만들어진다. 이 치수 가운데 5나노미터만큼 작은 것은 없다.
이후 세대로 갈수록 게이트는 짧아진다. IRDS는 2022년의 "3나노미터" 세대는 16~18나노미터, 2025년의 "2나노미터" 세대는 14나노미터로 제시한다. 게이트 길이는 약 12나노미터에서 더 줄어들지 않을 것으로 내다본다.
1990년대 중반까지는 칩 세대의 이름이 곧 게이트 길이였다. 칩의 금속 배선 간격, 곧 한 배선에서 다음 배선까지 거리의 절반으로 잰 값도 거의 같은 숫자였다. 그러다 칩 제조사들은 옛 이름 붙이기 방식은 유지한 채, 게이트를 다른 어떤 부분보다 빠르게 줄이기 시작했다.
"130나노미터" 세대의 트랜지스터는 게이트 길이가 70나노미터였다. 2011년 인텔이 "22나노미터" 세대에서 핀 모양 트랜지스터로 옮겨 갔을 때, 게이트 길이는 26나노미터였다.
세대 숫자는 "그 무렵에는 이미 아무런 의미가 없었다"고 파올로 가르지니는 2020년 IEEE Spectrum에 말했다. 가르지니는 IRDS 이전의 로드맵인 국제 반도체 기술 로드맵(ITRS)을 이끌었다. IRDS는 이제 세대 이름을 따옴표 안에 넣어 표기한다. 대신 게이트 간격과 배선 간격으로 이름을 붙이자고 제안하며, 이 방식이라면 "5나노미터" 세대는 G48M36이 된다.
연구용 트랜지스터는 훨씬 짧은 게이트로 만들어졌다. 2016년 한 연구진은 이황화 몰리브데넘으로 트랜지스터를 만들었는데, 탄소 나노튜브 하나를 게이트로 써서 게이트 길이가 1나노미터였다. 2017년에는 다른 연구진이 게이트 길이가 5나노미터인 탄소 나노튜브 트랜지스터를 만들었는데, 같은 크기의 실리콘 트랜지스터보다 성능이 좋았다. 연구자들은 실리콘 트랜지스터를 계속 줄이면 게이트 길이가 5나노미터 아래로 내려갈 때 제대로 작동하지 않을 것으로 예측한다.